クロック発振ロジック

PLL回路を用いたクロック発振ロジックにより、安定した高周波信号を生成している。

クロック発振ロジックの設計ミスで、特定の条件下で異常な発振が起こることが分かった。

低消費電力を実現するため、クロック発振ロジックのオン・オフを細かく制御している。