リップルけた上げ

大学のデジタル回路の講義で、基本的なリップルけた上げ加算器は構造が単純な反面、計算の遅延時間がビット数に比例して増加してしまう仕組みを学んだ。

CPUの演算処理速度を少しでも向上させるため、次の開発プロジェクトでは従来のリップルけた上げ方式ではなく、高速な桁上げ先見加算器を採用することになった。

複雑なFPGAの論理設計において、多ビットの加算器で発生するリップルけた上げの長い伝播遅延が、シミュレーション上のタイミング違反の根本的な原因になっていた。